Финальная компиляция

Запуск полной компиляции проекта и анализ ее результатов описан в статье «ПЛИС Altera. Часть 6: сборка схемы и загрузка конфигурации», в разделе «Заключительная компиляция».

Вид окна сообщений успешно откомпилированного проекта дешифратора сегментного индикатора приводится ниже.

В окне сообщений допускается наличие следующих предупреждений:

Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (332012): Synopsys Design Constraints File file not found: ‘segment_decoder.sdc’. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332068): No clocks defined in design.
Warning (332068): No clocks defined in design.
Critical Warning (332012): Synopsys Design Constraints File file not found: ‘segment_decoder.sdc’. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332068): No clocks defined in design.

Первое из них коммерческое, с предложением приобрести лицензию на LogicLock. Его можно смело игнорировать.

Следующие пять: «Synopsys Design Constraints File file not found…» и «No clocks defined in design.» получены от «TimeQuest Timing Analyzer». Временные параметры не важны для этого проекта поэтому предупреждения можно проигнорировать.

Вы могли обратить внимание на число использованных логических элементов ПЛИС в разделе обобщенных результатов полной компиляции. Содержимое этого раздела представлено на рисунке ниже.

Всего 8 элементов! Ровно по числу выходов схемы. Это в разы меньше числа элементов использованных при проектировании схемы.

Quartus II не стал слепо следовать имеющемуся описанию схемы. Он выполнил ее оптимизацию на этапе реализации схемы в блоках ПЛИС. Означает ли это что можно было изначально не оптимизировать схему целиком положившись на Qaurtus II? Очевидно — нет. На описание более сложной схемы ушло бы больше времени, а результат оптимизации мог оказаться не столько впечатляющим. С другой стороны можно сделать вывод, что нет смысла увлекаться оптимизацией если того явно не требует сам проект.

После успешной компиляции проекта можно приступать к сборке спроектированного устройства в соответствии с принципиальной схемой разработанной в самом начале статьи.